VHDL : Kombinasyonel Devre

Merhaba Arkadaşlar;
Bugün sizlerlee kendim rastgele çizimini yaptığım bir tümleşik devrenin tüm kodlarını paylaşacağım. Devrede MUX (aslında DEMUX ama vhdl bunu iki MUX olarak algılıyor) ve D flip flop da kullandım. Kodun kısım kısım sizlere yardımcı olabileceğini düşünüyorum. Sorunlar yaşarsanız sorabilirsiniz. Önce size kodun blok diyagramını göstermek istiyorum. Bu diyagram benim bakarak kodladığım diyagram. Sonra kodun kendi şematiğiyle bu diyagramı da karşılaştırabiliriz.

Kodun top_level.vhd dosyasına geçelim. Bu dosyanın kodları aşağıdaki gibi;

Kodun dosyası bu şekilde. Kodun testbench dosyası ise aşağıdaki gibi;

    Tabii bu testbench kodunu siz daha da uzatabilirsiniz. End process'ten önce tSEL1<= '1'; vs. şeklinde her bir değişkenlere değer vere vere simülasyon sonucunu inceleyebilirsiniz.
    Şimdi de Vhdl'in kendi ürettiği Elaborate sonucu oluşan Şematik çıktısını paylaşmak istiyorum. Böylece başlangıçta benim kodu bakarak yazdığım blok diyagramı ile farklarını görebilirsiniz.

      Gördüğünüz gibi benim kodlarken Demux olarak düşündüğüm yapıyı, Vivado 2 Mux olarak algıladı. Kodu koşunca hatasız olarak çalıştığını göreceksiniz. Kolay gelsin.